Cadence Design Systems社が高周波回路およびシステム製品開発用パッケージ「AWR Design Environment V16」をリリース
2021年 6月28日
Cadence Design Systems社 2021年6月25日
2021年6月25日 ―― Cadence Design Systems社は2021年6月25日、同社の高周波回路およびシステム製品開発用パッケージの最新版となる「AWR Design Environment V16」をリリースした。AWR Design Environment V16では、プリント回路とICパッケージ設計プラットフォームのAllegro、および業界を主導するCadence Virtuoso設計プラットフォーム全体を通じて、ヘテロジニアスな技術開発のための無線からミリメートル波までの知的財産の統合を支援するための画期的なクロスプラットフォーム相互運用性を備えている。加えてV16リリースでは、Clarity 3D SolverとCelsius Thermal Solverとの間でのシームレスな連携機能が導入されており、大規模かつ複雑な無線システムに対する電気熱的性能解析のための無制限な能力を提供するとしている。回路設計ソフトウェアのMicrowave Officeをはじめとして、新たなAWR Design Environmentによって、自動車やレーダーシステム、および半導体技術のための無線5G接続システムの効率的な設計と、より迅速な市場への投入を実現する。発表によれば、V16リリースにおけるプラットフォームとソルバーの統合により、類似のワークフローと比較して最大で50％のターンアラウンドタイムの短縮が実現できるとしている。
Cadence社研究開発部門コーポレートバイスプレジデントのVinod Kariat氏は、「非常に競争の激しい今日の5G／無線市場において勝利を得るためには、チップ単体で完結するのではなく、システム全体へ拡大した、完全かつ包括的なRF（無線）ワークフローを実現できるソリューションが強く求められています、AWR Design Environment V16リリースによって実現するRFワークフローのイノベーションは、設計データとソフトウェアIPの共有と製品全体を通じてのシームレスな転送に関する抜本的な進化から始まります。Cadenceの包括的な製品群の下、本リリースで導入されるRF統合のレベルは、開発チームの生産性に真の進化をもたらすでしょう」と述べている。
RF統合の促進とエンジニアリング生産性の強化において、プラットフォームの相互運用性は極めて重要である。AWR Design EnvironmentとVirtuoso、およびAllegroプラットフォーム間で、設計データをシームレスに共有することは、RF設計と製造レイアウトチーム間でのあらゆるすれ違いを防止し、貴重なエンジニアリングリソースを無駄にすることなく、開発スケジュールへ良い影響をもたらすことへつながる。V16リリースでは、その高度な電磁場および熱埋め込み解析機能により、ターンアラウンドタイムを1 / 3にまで短縮することができるとしている。
V16リリースにおける重要な機能
- Allegro連携：Allegroとの連携機能により、プリント回路および集積回路パッケージ設計フローとRFの統合、および製造との間での互換性を確保することが可能となる。
- Virtuoso連携：Virtuoso連携機能により、RFフロントエンド設計IP用にMicrowave Officeを活用すると共に、集積回路とモジュール統合用のVirtuoso Layout Suiteへその結果を組み込むことが可能となる。
- Clarity連携：Clarity連携機能により、モジュールパッケージやフェーズドアレイ式給電ネットワークなどの、大規模RF構造の設計検証用に電磁場解析を用いることが可能となる。
- Celsius連携：Celsius連携機能により、MMIC（モノリシックマイクロウェーブ集積回路）や高出力RFプリント回路用途での熱解析が可能となる。
- AWR自体の機能拡張：設計自動化および有限要素ソルバー性能の強化により、RF IP作成を促進する。
HRL Laboratories社先進パッケージングソリューション部グループ長のFlorian Herrault氏は、「AWR Design EnvironmentやAllegro PCB / SiP、およびVirtuoso RFなどの統合型電磁場ソルバー技術を備えたCadence社のプラットフォームは、弊社の無線およびミリメートル波帯のMMICやRFIC、およびマルチチップ2.5D / 3Dパッケージング技術を開発するうえで不可欠なものです。弊社の設計チームは、Cadence社のRFソリューションを通じてもたらされたパフォーマンスと生産性の向上に大変興奮しています。弊社のICやパッケージ、およびボード開発チームがMicrowave Officeを用いて作成したRF IPの共有が実現したことで、全体的な設計時間を驚くほど削減することが可能となり、結果として最高の品質の製品をいち早く市場へ投入することができました」と述べている。
AWR Design Environment V16はCadence Intelligent System Design戦略を支持するもので、SoC（システムオンチップ）設計の洗練とシステムの革新を実現するとしている。