Quadcept 製品特長

結線作業を容易にするため、接続したいピン同士をクリックするだけで、障害物（部品など）を回避して、自動結線が可能です。また、束結線にて一括で複数の結線を行えます。

異なる二つのGNDを1点でまとめる一点接続機能により、PCB設計時のDRC対象外となるため、これまでの目視チェックがなくなり、配線作業の時間短縮を可能にします。

PCV設計指示／転送
回路設計者が意図する各種設計指示内容をデータ内に入力可能です。設計指示の種類は部品、ネット、その他に対して追加でき、部品についてはバルーンにて指示内容の進捗もご確認いただけます。

• 既存データをQuadceptへコンバートでき、図面、部品をそのまま使用可能（EDIF200形式IN / OUT）。
• 全メニューがカスタマイズ可能になり、習得時間を短縮。
• 部品ライブラリ25万点を無償提供で、面倒な部品作成を軽減（DIGIKEY連携可能）。
• 過去に作成した実績のある回路図をブロック化して保存でき、新規に設計する際に実績のある回路ブロックをプロジェクト間で使用することにより、流用設計が可能です。

電子製品の組み立てにおいて、高い品質と信頼性を確保できるIPC規格の数値を入力することで、部品ウィザードでは部品パッド配置、正式外形、寸法線、シルク形状を自動生成できます。

ペア配線を指定し、配線間隔、配線長、配線許容差を設定できます。円弧の配線にも対応しているため、高速設計者の作業負担を軽減できます。

配線中に自動で最短経路を算出し、ワンクリックで配線を完了。コントロールボタンを押しながらラッツをクリックすると、DRC設定を考慮して最短経路で自動配線します。

高密度設計のBGA周りなど、通常のDRCでは設定しきれない領域に対し、別途DRC設定を追加できます。配線幅やクリアランス、ビア形状など、特別な設定値をダイレクトで反映させられます。

電源／GND強化用ベタ入力、内層ベタ入力、表層自動ベタ入力において、サーマル自動生成、障害物へのクリアランス・リアルタイム更新、自動浮島削除機能を搭載。スピーディーなベタ編集作業を実現します。

基板上のクリアランス、配線幅、ビア形状、配線長、差動指定、サーマル接続、ティアドロップなどのデザインチェックはもちろん、シルクとレジストやレジストとパターンなどの製造を考慮したチェックも可能です。